PLP1 삼성전자 'PLP' 분야 기술 TSMC에 앞서, 반도체 패키징 판도 바꾼다 대만 파운드리 업체 TSMC가 최근 미래 반도체 패키징의 게임체인저로 떠오른 패널레벨패키징(PLP) 관련 연구에 돌입한 것으로 나타났다. 25일 외신과 반도체 업계에 따르면 TSMC는 최근 전통적인 라운드 웨이퍼 대신 직사각형 인쇄회로기판(PCB)을 활용한 팬아웃(FO)-PLP 등 PLP 관련 연구에 착수했다. PLP는 반도체와 메인보드를 연결하는데 필요했던 인쇄회로기판(PCB) 없이도 반도체를 완제품에 적용시킬 수 있는 차세대 반도체 패키징 기술이다. 패키징은 가공이 끝난 실리콘 웨이퍼 칩을 포장하는 작업을 뜻한다. 반도체 제조 과정 중 후공정에 속하지만 반도체 성능을 가르는 중요 요소로 꼽힌다. 닛케이아시아는 최근 보도를 통해 “TSMC의 연구는 아직 초기 단계이고 대량 생산에는 몇 년이 걸릴 것.. 2024. 6. 25. 이전 1 다음
